화웨이, 'TSMC 코워스 필적' 쿼드칩렛 패키징 개발

[베이징=뉴스핌] 조용성 특파원 = 중국 화웨이(華為)가 4개의 반도체를 연결하는 후공정 기술인 쿼드칩렛 특허를 출원했다. 해당 기술을 통한다면 화웨이가 미국의 제재를 회피해 AI 반도체를 만들어 낼 수 있을 것이라는 예상이 나온다.

화웨이가 최근 쿼드칩렛 기술을 개발하여 이를 특허 신청한 것으로 나타났다고 중국반도체산업망이 19일 전했다.

칩렛(Chiplet)은 여러 개의 반도체 칩을 하나로 묶는 공정을 뜻한다. 생산 완료된 반도체의 패키징을 담당하는 후공정 업체들이 주로 칩렛 기술을 개발해 왔다. 화웨이의 쿼드칩렛 기술은 4개의 반도체를 하나로 묶는 기술을 뜻한다.

화웨이는 미국의 제재로 인해 첨단 공정을 활용한 반도체 제조를 할 수 없는 상황이다. 이를 타개하기 위해 패키징 기술을 개발해 왔던 것으로 밝혀졌다.

매체는 화웨이의 쿼드칩렛 기술은 대만 TSMC가 보유하고 있는 코워스(CoWoS) 기술에 버금가는 성능을 지니고 있다고 평가했다.

화웨이와 중국 최대 파운드리(반도체 외주 제작) 업체인 SMIC(중신궈지, 中芯國際)는 반도체 제조 역량에서는 TSMC에 뒤져 있지만, 패키징 역량만큼은 TSMC에 밀리지 않을 가능성이 열린 셈이다.

특히 쿼드칩렛 기술을 사용하면 AI 컴퓨팅에 사용할 수 있는 칩셋을 만들어 낼 수 있는 것으로 평가되고 있다. 앞서 화웨이의 설립자인 런정페이(任正非)는 이달 초 인민일보와의 인터뷰에서 "칩 문제는 걱정할 필요가 없다"며 "칩을 적층하거나 클러스터링하는 방법을 사용하면 컴퓨팅 능력에서 첨단 공정 반도체와의 격차를 줄일 수 있다"고 발언한 바 있다.

젠슨 황 엔비디아 CEO는 "AI는 병렬로 해결이 가능하다"며 "한 대의 컴퓨터 성능이 충분히 강하지 않다면 여러 대의 컴퓨터를 연결해 보완하면 된다"고 런정페이의 발언을 설명했다.

다만 여러 개의 칩을 칩렛 공정으로 적층하면 과도한 전력을 사용해야 한다는 단점이 있다. 하지만 중국은 전력이 풍부한 만큼, 이러한 단점은 충분히 극복될 수 있는 것으로 관측된다.

쿼드칩렛 기술은 화웨이가 개발한 AI 반도체인 어센드(성텅, 昇騰) 910D에 적용될 것이라는 예상이 나온다. 현재 화웨이는 어센드 910D 샘플을 만들어 성능 검증에 착수한 것으로 알려졌다. 특히 910D 샘플은 일부 성능 지표에서 엔비디아의 AI 반도체의 성능에 도달한 것으로 전해졌다.

대만의 공상시보는 화웨이의 쿼드칩렛 기술에 대해 "잠재적으로 업계 선두인 TSMC를 위협할 가능성이 있다"며 "화웨이가 이를 통해 반도체 성능을 대폭 끌어올린다면 중국 기업들은 더 이상 엔비디아에 의존하지 않아도 된다"고 평가했다.

중국 통신장비 기업 화웨이의 로고. [사진=블룸버그]

[email protected]